Le stack UBM classique Ti/Cu/Ni ou Ti/W/Cu, dimensionné pour des boîtiers wire-bond ou flip-chip sur substrat organique, ne répond plus aux sollicitations thermomécaniques propres aux architectures fan-out. La couche de redistribution (RDL) déposée directement sur le mold compound modifie radicalement la distribution des contraintes à l’interface bump-die, et l’under bump metal doit être repensé en fonction du procédé fan-out choisi.
Contraintes thermomécaniques spécifiques au RDL sur mold compound
Dans un boîtier fan-out de type eWLB ou FOCoS, le die est reconstitué dans une résine époxy. Le coefficient de dilatation thermique (CTE) du mold compound est nettement supérieur à celui du silicium, ce qui génère un différentiel de contrainte concentré à l’interface UBM lors des cycles thermiques.
A lire aussi : Les options les plus performantes pour une technologie de communication rapide
Nous observons que ce différentiel ne se manifeste pas de la même manière qu’en flip-chip classique. En flip-chip, le substrat organique absorbe une partie de la déformation. En fan-out, la RDL est rigidement liée au mold, et le cisaillement se reporte presque intégralement sur la couche d’accroche du UBM, typiquement le titane ou le TiW.
Les travaux présentés à l’IEEE ECTC 2023 et 2024, portant sur les procédés TSMC InFO et Amkor SWIFT, documentent cette spécificité. La fissuration interfaciale entre la couche Ni du UBM et le cuivre de la RDL constitue le mode de défaillance prédominant, bien avant la fatigue du bump soudé lui-même.
A découvrir également : Que signifie le code d'erreur F3411 1009 sur votre Bbox ?
Choix de métallisation UBM pour qualification AEC-Q100 en fan-out
L’automobile a accéléré le problème. Les lignes fan-out dédiées aux radars, caméras ADAS et capteurs basse tension se sont multipliées depuis 2022. Les profils de qualification AEC-Q100 imposent des cycles thermiques entre -40 et 150 °C, combinés à des tests d’humidité et de vibrations que les UBM grand public n’ont jamais eu à endurer.
STMicroelectronics, NXP et Infineon, lors de l’IMAPS Device Packaging Conference 2023-2024, identifient trois empilements candidats :
- Ni seul : le plus courant en consumer, mais sensible à la croissance de whiskers et à la corrosion galvanique en milieu humide, ce qui le disqualifie pour la plupart des grades automobiles
- NiPd : meilleure résistance à la corrosion, mais le palladium forme des intermétalliques fragiles avec l’étain du bump SAC au-delà d’un certain nombre de cycles, un seuil facilement atteint en profil AEC-Q100 Grade 1
- NiPdAu : la couche d’or flash protège le palladium pendant le stockage et le reflow, et ralentit la diffusion Sn-Pd, ce qui en fait aujourd’hui le candidat le plus fiable pour les FOWLP automobiles
Nous recommandons de ne pas choisir la métallisation UBM indépendamment du bump alloy. Un UBM NiPdAu associé à un bump SAC305 ne se comporte pas comme le même UBM avec un bump SnBi basse température. L’interaction métallurgique dicte la durée de vie, pas la couche seule.
Réglementation RoHS et PFAS : impact concret sur le redesign UBM
Le durcissement des directives européennes RoHS et REACH depuis 2023 force l’élimination des derniers flux de bump SnPb résiduels et de certaines métallisations contenant du plomb, du cadmium ou du chrome hexavalent dans les lignes legacy adaptées au fan-out low-cost.
Ce n’est pas un ajustement mineur. Retirer le plomb d’un empilement UBM hérité (cas fréquent dans les foundries asiatiques qui recyclent des lignes flip-chip pour du fan-out) impose une requalification fiabilité complète du stack UBM. Les bump SnPb legacy offraient une ductilité qui masquait des défauts d’adhérence à l’interface Ti/Cu. Avec un bump SAC sans plomb, ces défauts deviennent des amorces de fissure.
La surveillance renforcée des PFAS ajoute une couche de complexité sur les flux de wafer bumping. Les résidus de flux fluorés utilisés pour améliorer la mouillabilité des bumps fins sont directement visés. Le remplacement par des flux sans PFAS modifie le profil de reflow et, par ricochet, la cinétique de formation des intermétalliques à l’interface UBM-bump.
UBM en fan-out panel-level : un problème d’échelle différent
Le passage du wafer-level au panel-level packaging (FOPLP) change la donne pour l’UBM d’une manière que les articles de vulgarisation ignorent. Sur un panel rectangulaire de grande dimension, le warpage du mold compound après moulage est asymétrique. Les dies situés en périphérie de panel subissent un cisaillement UBM supérieur à ceux du centre.
Cette non-uniformité rend insuffisante une spécification UBM unique pour l’ensemble du panel. Certains fabricants testent des épaisseurs de couche barrière Ni variables selon la position sur le panel, ce qui complique la production mais réduit le taux de défaillance en périphérie.
La tendance actuelle va vers un UBM plus épais (couche Ni renforcée) pour les positions périphériques, combiné à un contrôle resserré du warpage post-mold par ajustement de la formulation de la résine. C’est un compromis coût-fiabilité qui n’existait pas en wafer-level, où la symétrie circulaire du wafer limitait naturellement les gradients de contrainte.
Critères de décision pour repenser votre stack UBM fan-out
La réponse à la question titre est sans ambiguïté : oui, il faut repenser le UBM pour le fan-out, et ce n’est pas une simple transposition du stack flip-chip existant. Trois critères doivent guider la décision :
- Le type de mold compound et son CTE déterminent le niveau de contrainte à l’interface UBM, ce qui conditionne l’épaisseur minimale de la couche d’accroche Ti ou TiW
- Le grade de qualification visé (consumer, industriel, AEC-Q100) dicte le choix entre Ni, NiPd et NiPdAu, avec des implications de coût significatives sur le NiPdAu
- La conformité réglementaire (RoHS, REACH, PFAS) impose de valider le couple UBM-flux, pas chaque composant séparément
Un UBM qualifié en flip-chip ne garantit rien en fan-out. Le profil de contrainte, l’environnement chimique du mold compound et les interactions avec la RDL créent un contexte métallurgique distinct. Traiter le UBM comme un bloc interchangeable entre technologies de packaging reste la source d’échec la plus fréquente que nous rencontrons en revue de conception.
